Verilog

Verilog, cuja padronização atual é a IEEE 1364-2005, é uma linguagem de descrição de hardware (Hardware Description Language - HDL) usada para modelar sistemas eletrónicos. Essa ferramenta suporta o projeto, verificação e implementação de projetos analógicos, digitais e híbridos em vários níveis de abstração. Com placas especiais é possível descarregar o código gerado nessa linguagem em matrizes de portas denominadas FPGAs (field programmable gate array ou matriz de portas programáveis). Essas placas são constituídas por milhares de transistores e fazem basicamente o mesmo que vários circuitos integrados, com a diferença de que a matriz é reprogramável.